モーター

ダミーFMU実験の動作確認。 タイミングによっては若干ズレるがシミュレーション時間と実時間の同期はOK。 シミュレーション波形確認。 Ramp Up、Ramp Downの台形状の波形が出ており、期待通りの指令値になっている。 上記によりダミーFMUによる実験がし易くなる。 簡単なアルゴリズムであればPythonで実施。

ダミーFMU実験用ソースコードは以前のマルチFMUの時の物を流用。 do_step周りの追加が主な修正部分。 ソースコード開示。 FMUModelCS2の一部をDummy_FMUModelCS2。 do_stepをdo_dummyで上書き。 時刻同期ができてるかを確認できるよう一部printを入れている。

do_stepの実装方針を決めた。 Ramp UpとRamp Down。 出力信号のソースコード。 シミュレーション時間を見ながら出力信号を決定する方式。 時刻同期のソースコード。 単にタイマーを使ってシミュレーション時間が実時間に追いつくのを待つ。 do_stepメソッドの上書きはそのまま作成関数で上書きすればOK。

Dummy_FMUModelCS2を使用する実験構成を提示。 以前作ったマルチFMUの構成をベースにちょい修正の方針。 ついでにPythonからstep毎の出力も制御してみる。 各FMUのロードのコード。 Dummy_FMUModelCS2で既存のFMUを指定しておくとインターフェース仕様だけは取り込める。

do_stepをオーバーライドしている理由の説明。 Cythonによる静的関数でそのままではPython側からの上書きができない。 do_stepの重要性の説明。 masterモジュールからシミュレーションステップ毎に呼ばれるメソッドだから。 これを自由に書き換えられれば時間制御ができる。実時間に追いつくまで待たせる。

FMUロード関数を一旦整理。 Dummy_*という謎関数が各FMUタイプ別に存在。 Dummy_FMUModelCS2を題材として掘り下げ。 FMUModelCS2を継承している。 オーバーライドしているメソッド多数。 重要なのはdo_step。 cpdef定義なので外部から上書きできないのを回避している。

ダミーFMU定義に向けての方針を提示。 FMUのロードの仕方を再確認。 _connect_dllという引数があった。 _connect_dllをFalseにするとFMUがロードされずインターフェースだけが定義される。 インターフェースを利用してでPython側からFMU出力制御可。 しかし、時間の制御はできない。

HILSに於いてのシミュレーション時間と実時間の合わせこみ方法は大きく2種類。 HILS自体が時間保証。 モデルの一部で時間の辻褄合わせ。 今回はモデルの一部で辻褄合わせの方針。 PyFMIでダミーFMUを定義できそう。 「Undocumented specification」なので当たって砕けろ方式。

マルチFMU制御用のコード実行結果を提示。 事前に取っていたOpenModelicaのシミュレーション結果も一緒に提示。 今回の方法だと目的のHILS環境としては課題がある。 シミュレーションが1関数の中で閉じてるのでリアルタイムに外部とのやり取りができない。 ググっても情報出て来ないのでいろいろ模索するしかない。